基于FPGA的可重构性数字逻辑实验方法Reconfigurable Digital Logic Test Method Based on FPGA
江晋剑
摘要(Abstract):
在介绍可编程器件FPGA及其可重构性的基础上,举例说明了基于FPGA的数字逻辑实验的可重构方法,并讨论了基于FPGA的数字逻辑实验的可重构方法相对于传统数字逻辑实验教学的优势。
关键词(KeyWords): FPGA;数字逻辑;可重构;传统逻辑实验
基金项目(Foundation): 安徽省高校省级自然科学研究项目(KJ2009B054)资助
作者(Author): 江晋剑
参考文献(References):
- [1]王行,熊寿葵,李衍.EDA技术入门与提高[M].西安:西安电子科技大学出版社,2009:57-68.
- [2]李国丽,朱维勇,何剑春.EDA与数字系统设计[M].北京:机械工业出版社,2009:34-37.
- [3]张弢.嵌入式系统中FPGA编程方案研究与设计实现[D].西安电子科技大学硕士学位论文,2010:12-15.
- [4]盛建伦.数字逻辑实验教学改革探索[J].计算机与教育,20103,5(4):22-25.
- [5]吴德林.数字逻辑电路在EDA实验开发系统中的仿真设计[J].科技信息,20101,23(2):15-17.
- [6]郑贵金.EDA技术在“数字逻辑”实验中应用的探索[J].绥化学院学报,2008,35(1):27-30.
- [7]邱红.在数字电路实验与设计中引入EDA的必要性[J].实验室科学,2006,54(6):52-54.
- [8]赵兴强.异步时序逻辑电路设计的一种简明方法[J].西华师范大学学报,2004,18(3):29-32.